首页 | 期刊简介 | 编辑部 | 广告部 | 发行部 | 在线投稿 | 联系我们 | 产品信息索取
2024年4月19日星期五
2011年第01期
 
2010年第12期
 
2010年第11期
2010年第11期
 
2010年第10期
2010年第10期
 
2010年第09期
2010年第09期
 
2010年第09期
2010年第08期
 
2010年第07期
2010年第07期
 
2010年第06期
2010年第06期
 
2010年第05期
2010年第05期
 
2010年第04期
2010年第04期
 
2010年第03期
2010年第03期
 
2010年第02期
2010年第02期
 
2010年第01期
2010年第01期
 
2009年第12期
2009年第12期
 
2009年第11期
2009年第11期
 
2009年第10期
2009年第10期
 
2009年第9期
2009年第9期
 
2009年第8期
2009年第8期
 
2009年第7期
2009年第7期
 
2009年第6期
2009年第6期
 
2009年第5期
2009年第5期
 
2009年第4期
2009年第4期
 
2009年第3期
2009年第3期
 
2009年第2期
2009年第2期
 
2009年第1期
2009年第1期
 
2008年第12期
2008年第12期
 
2008年第11期
2008年第11期
 
2008年第10期
2008年第10期
 
2008年第9期
2008年第9期
 
2008年第8期
2008年第8期
 
2008年第7期
2008年第7期
 
2008年第6期
2008年第6期
 
2008年第5期
2008年第5期
 
2008年第4期
2008年第4期
 
2008年第3期
2008年第3期
 
2008年第2期
2008年第2期
 
2008年第1期
2008年第1期
Altera加大与ASIC的竞争力度
Altera亚太区市场经理陈国裕在参加国际集成电路研讨会时表示,Altera最大的竞争对手已经不是同行,而是ASIC厂商。因此,Altera加大了系统级可编程器件的推广力度,希望在传统ASIC向SOC发展出现困难时,用SOPC的方法加快对ASIC市场的拓展。

此前,Altera公司已推出了面向系统集成市场的Stratix器件系列。该器件的内核尺寸比以前的体系小35%,可提供多达10Mbit的RAM和114,140个逻辑单元,是其同类型产品存储容量的三倍,有多达21,000个逻辑单元。陈国裕说:“器件尺寸的降低使得器件成本大大降低,从而在一定程度上削弱了ASIC产品的优势,使PLD产品可在更大范围内替代AISC产品。”

另外,由于Stratix器件构建在新的布线体系之上,性能比Altera的APEX II器件提升40%。有时甚至高达100%。Altera希望借Stratix器件的问世,不仅仅提高PLD对ASIC市场的竞争力,更希望能够在可编程逻辑器件(PLD)容量和速度上领先竞争对手,从而在高端市场如数据存储、测试设备、电信基础设备取得更好的市场份额。

陈国裕强调说,Altera含ARM处理器的产品大概比Xilinx含PowerPC的器件早一年半时间。从过去发展情况看,两家PLD市场份额基本上轮流领先。两年前推出的含CPU的产品,不但使用户能够有机会更早地熟悉它,同时,Altera的技术支持工程师在熟悉PLD的基础上,通过长时间地推广,也已经在其CPU和SOPC上非常熟悉,所以技术支持也有更强的基础。

同时,陈国裕认为,Altera现在的市场份额落后于Xilinx,最重要的原因并不在硬件,而是在设计工具的客户认同上。因为SOPC的发展,使得PLD的容量越来越大,迅速膨胀的容量以及如异地联合开发等新的设计方式的出现,对设计工具也提出了更新的要求。Altera在98年,把之前推出的、适用于当时PLD的设计工具进行了更新。新的软件完全是一个新的产品,而不是对旧有设计工具进行升级,因而具有更好的延续性。但该工具的推出,使一些客户在接受速度上有困难,这是影响Altera市场在近两年发展的重要原因。但经过近几年的推广,这种情况已经得到了改善。Altera还推出了第二个版本,使其性能更加成熟。

PLD市场已经进入了白热化,全球两家领先厂商Altera和Xilinx也进入了全面的竞争。但两家公司在进行市场拓展时,更愿意把竞争的矛头指向ASIC。替代ASIC产品是PLD市场发展的基础,而SOPC的提出则加剧了这一竞争。

Stratix器件是Altera公司战略的亮点。器件采用1.5V、0.13um,全铜SRAM工艺, RAM多达10Mbit。Stratix器件提供28个DSP模块,具有多达224个(9bit 9bit)为DSP应用优化的嵌入乘法器,这些应用需要很高的数据吞吐量。这些器件支持多中差分I/O电气标准,如LVDS,LVPECL,PCML和HyperTransportTM标准,以及高速通信接口包括10G以太网XSBI,SFI-4,POS-PHY Level 4(SPI-4 Phase 2),HyperTransport,Rapid I/OTM和UTOPIA IV标准。Stratix器件也具有层次时钟结构的时钟管理方案,可管理多达40个独立时钟和多达12个锁相环(PLL)。

而去年推出的HardCopy则是吸引系统厂商降低开发成本的重要措施,该产品使大容量PLD器件吸收了ASIC的灵活性和成本低的优势。HardCopy把ASIC设计和自动迁移过程结合起来,把设计者的可编程解决方案无缝地迁移到低成本的ASIC方案上。利用这一方案,用户最大可以缩小70%的芯片面积,从而既利用了PLD的设计灵活性,又能够方便地过渡到低成本的ASIC方案上,厂商的产品战略更为灵活。在吸引传统的ASIC用户上,也更具优势。

 
         
版权所有《世界电子元器件》杂志社
地址:北京市海淀区上地东路35号颐泉汇 邮编:100085
电话:010-62985649
E-mail:dongmei@eccn.com