|
|
|
Xilinx欲领军可编程系统设计
|
据Dataquest公司公布的数据，Xilinx公司做为全球第5大ASIC/PLD企业，2002财政年度的营收达到10.2亿美元，占有PLD行业50%的市场份额，超过所有其它竞争厂商的总和。
Xilinx正在利用这一优势，确立其在可编程系统设计领域的领导地位。可编程系统设计市场增长十分迅速，预计到2004年将达到近60亿美元，比2001年26亿美元的市场容量增长两倍，其中FPGA和嵌入式设计是增长的主要来源。
日前，Xilinx推出了可编程逻辑和系统设计软件--集成软件环境（ISE）系统的5.1i版。Xilinx表示，从现在开始到2002年底，它将推出一系列嵌入式设计和系统级设计工具，将ISE系列解决方案扩展到系统设计领域。
领先的系统设计平台
Xilinx EDA工具被广泛认为是可编程逻辑设计事实标准方法的重要部分，这些工具已被安装了超过15万套。IBM也表示将在其下一代ASIC中采用Xilinx
EDA工具的未来版本。此次新推出的ISE 5.1i设计工具可以充分发挥密度从4万到800万系统门的Virtex-II Pro器件的能力。该平台的编译时间比去年的版本缩短了一倍（从每分钟10万门提高到20万门），所支持的器件速度也提高了40%。此外，设计人员还有机会比实际器件提前数月接触到Xilinx
FPGA产品的最先进器件架构。ISE 5.1i平台的新特性可帮助逻辑设计人员以更小的风险更快地完成设计。
ISE 5.1i的特点
增量设计： ISE 5.1i通过减轻设计后期设计变化所带来的影响来提供无风险的设计修改能力。布局布线一旦完成，ISE 5.1i的这一新特性可锁定布局和布线关系，从而保持设计中未修改部分的性能。只有设计中被影响到的地方才进行重新实施，并保持设计其它部分的布局不变，这一功能还可加快编译时间。总体的时序收敛可更快速地完成，花费在设计流程的时间也更少。
管脚和区块约束编辑器(PACE)：为消除复杂逻辑设计流程中的生产力瓶颈，PACE简化了管脚和区块管理。PACE 还提供了高级平面布局工具，包括设计层次保持、设计规则驱动的布局和内置的区块检查。
结构向导：向导使用户可在ISE 项目浏览器中通过对话框以图形化方式设置DCM 和MGT功能。然后，ISE 直接向HDL源文件中写入可编辑的源代码来设计和控制这些高级功能。结构向导提供了一次生成即保证正确的HDL代码，并不需要掌握配置这些器件特性所需要的所有编程属性，因此可加快设计周期。
宏生成器：可在 ISE平面布局中使用的宏生成器为设计重利用提供了支持，使得用户和IP供应商可捕捉内部开发的IP的物理实施；保存时序关键模块的布局信息，并保证在未来设计中可以获得可重复的高性能。设计其它部分的变化不会影响宏性能。
ISE系列设计工具针对所有主要Xilinx 系列产品的特定器件结构提供了支持。支持的器件系列包括Virtex-II Pro平台
FPGA系列中的最新成员、Virtex-II 平台FPGA、Spartan-IIE 和 Spartan-II FPGAs ，以及XC9500TM和CoolRunner-II
CPLD。
Xilinx的系统设计平台规划
随着单片可编程系统的出现（结合了处理器、高速I/O、存储器、可编程逻辑和其它系统IP，并采用最新的制造工艺技术制造），可编程逻辑的应用正以ASIC替身的角色逐渐扩展到片上系统（SOC）设计领域。对于这一此前由专用ASIC独占的应用领域，可编程系统具有内在的灵活性以及较低的非重发性工程成本（NRE）优势。
为了有效地管理设计复杂性，对新设计模式提出的要求包括：支持捕捉设计功能的高级语言；性能规划与功能设计机制，以决定各种设计因素的利弊；探索设计折衷的能力；保证正确性的调试和验证工具；以及编译器和针对生产实施的优化。
Xilinx表示，他们的'终极'可编程系统设计方法将基于按需结构综合功能，允许设计人员在高级抽象层定义系统功能，然后调试、综合和验证可满足系统技术要求的多种结构方案。它还将提供设计探索功能，以帮助决定硬件/软件划分过程中的最佳硬件实施和变化，从而在不修改原来技术要求的情况下获得最优化的成本性能比。
|
|
