|
|
|
世界IC封装市场发展趋势
|
|
Trends of Global IC Packaging Industry
|
|
■祝大同
|
著名的BPA咨询公司对世界IC封装市场在今后几年(至2005年)间的发展作了全面预测。这份预测报告表明，自2002年初起世界IC封装业将开始走出自2001年大幅下落的低谷。未来几年CSP类产品的市场需要量将迅速增加。
世界IC封装市场预测
2000年，世界IC封装业的各类产品的市场需求量都在高速增长。但到2001年初又开始急剧下滑。据统计，2001年的IC封装市场需求量比2000年下降了21%。预计要恢复到2000年的市场水平，需要2
3年的时间。2002年初起，世界IC封装市场需求量已开始走出低谷，趋向增长。
具体到各类封装产品的市场情况，在今后几年间，插装型封装市场需求量的下降速度最明显。它将由2000年占整个IC封装市场比例的15%下降到2005年的7%。表面安装技术(SMT)封装(PQFP)的市场占有率，由1999年的68%发展到2000年的74%。尽管2001年出现TSOP、PQFP市场需求量的周期性下降，但在2001年仍为70%左右的市场占有率。面阵列封装(主要为BGA、CSP)和三维(3D)封装在2001年的市场占有比率得到增长。
面阵列封装迅速发展
以BGA、CSP为典型代表的面阵列封装的市场需求量比率在2001年趋向增长，这种增长趋向将在2002年表现得更加明显。BPA预测认为:面阵列封装类产品，是整个IC封装各类产品中今后几年增长速度最快的一类，它在世界IC封装市场中所占比例，将由2000年的5%增长到2005年时的14%。它在消费电子产品、移动通信产品(移动电话等)、信息电子产品(笔记本电脑、PDA等)汽车电子产品等应用领域中的使用量今后几年会得到迅速扩大。特别是在这些领域中，CSP的需求量将会有很大的增长。
在2000年间，CSP的市场需求量为14.5亿个，已超过了BGA10.2亿个的市场需求量。目前晶片级封装(WCSP)还不存在着对面阵列封装市场的很大冲击，缘由是它的制造成本仍居高不下。但WCSP已在两大类电子整机产品领域中得到初步的应用。例如，日本冲电气公司开发生产出0.5mm引脚节距、79个引脚数的CSP封装产品，外形尺寸只有4mm
6mm，主要应用于手表中。目前这种CSP月产量已达到5万个。另一种晶片级CSP产品，被称为“molod”的CSP，主要已应用于日本产的移动电话中。它的引脚节距为0.8mm，引脚数为47个，外形尺寸6.3mm
6.3mm。目前这种CSP在日本的月产量已上升到10万个。
据预测，面阵列封装的市场需求量在2000年为45亿个，2002年增长到约60亿个，2003年85亿个，到2005年将达到140亿个，是2000年的3.1倍。面阵列封装各类主要品种(BGA、CSP、WCSP、FCOB)在1998
2005年间的世界市场需求量发展预测见图1所示。
封装基板的发展趋向
1996年至2000年的5年间，用于CSP的刚性基板的市场需求量，表现出快速下降的趋势。而CSP所用的挠性基板的需求量有着明显的增高。BGA用的挠性封装基板，在BGA使用各类基板的比例上，已表现有逐渐上升的势头。
BGA用刚性封装基板的需求量占所用各类基板的比例，从1996年的91%减少到2000年的82%。在2001年间CSP用封装基板需求量中，有68%是采用挠性基板。而其中，采用聚酰亚胺薄膜材料所制的挠性基板占绝大部分。其中有90%的挠性基板为单层基板，10%为两层的挠性基板。在刚性封装基板中，采用双马酰亚三嗪树脂(BT树脂)的基板不超过25%的比例。
近年来，存储器、ASIC(多引脚数专用IC)和DSP的封装不仅在功能上有大的增加，而且在I/O连接数量上也不断增加。这一发展趋势导致CSP挠性封装基板在两方面的技术要有所进步:其一是为使基板的图形电路更加高密度化，对两层的挠性基板的制造技术提出更高要求。其二是高性能DRAM的CSP用挠性基板在电路作为信号传输线看待后，要求采取手段进一步降低电路线路间所产生的“感应源”，采用新型低介电常数的基板材料，以达到设计者对高速传输封装基板特性上的要求。
在BGA封装基板方面，目前约占有82%市场需求量的BGA采用刚性封装基板。使用聚酰亚胺薄膜材料为底板的挠性基板在目前BGA总生产量中占5%。其中约有1/3为单层挠性基板，2/3为两层的挠性基板。BGA用封装基板目前正向着多层化方向发展，而积层法多层板倍受青睐。
3D封装在市场上立足
IC封装产品的三维(3D)封装，已开始在市场上立足。今后3D叠层封装产品市场需求量会逐渐增大。
SPIL等3D封装品种的制造厂目前已建立起完整的生产线，所生产的3D封装产品 TFBGA(薄膜倒芯片安装，微小节距的BGA)已出现于市场上，目前它主要用于存储器。受移动电话等电子整机产品需求的驱动，它在IC封装市场上所占份额会得到很快增加。
Decela公司近期开发出3D型多芯片叠装产品。该3D封装的特点为:底基板是采用二层型无粘合剂层的挠性基板;其中导电铜层的厚度为3
m，绝缘层采用25 m厚的聚酰亚胺薄膜;各叠层实现薄型化;微细的引脚节距。
日本东芝公司和日本Ibiden公司合作开发的3D封装，称为“System Block Modu-es”模块封装，并获得很大的技术进展。它为四层叠层，是TSOP及面阵列封装尖端制造技术的集中体现。该封装的总厚度为1mm，各叠层底基的厚度为50
m。利用异方性导电粘接剂达到各叠层的电气连接。搭载在挠性基板上的芯片，采用微型凸点式安装。 |
|
