首页 | 期刊简介 | 编辑部 | 广告部 | 发行部 | 在线投稿 | 联系我们 | 产品信息索取
2020年3月31日星期二
2011年第01期
 
2010年第12期
 
2010年第11期
2010年第11期
 
2010年第10期
2010年第10期
 
2010年第09期
2010年第09期
 
2010年第09期
2010年第08期
 
2010年第07期
2010年第07期
 
2010年第06期
2010年第06期
 
2010年第05期
2010年第05期
 
2010年第04期
2010年第04期
 
2010年第03期
2010年第03期
 
2010年第02期
2010年第02期
 
2010年第01期
2010年第01期
 
2009年第12期
2009年第12期
 
2009年第11期
2009年第11期
 
2009年第10期
2009年第10期
 
2009年第9期
2009年第9期
 
2009年第8期
2009年第8期
 
2009年第7期
2009年第7期
 
2009年第6期
2009年第6期
 
2009年第5期
2009年第5期
 
2009年第4期
2009年第4期
 
2009年第3期
2009年第3期
 
2009年第2期
2009年第2期
 
2009年第1期
2009年第1期
 
2008年第12期
2008年第12期
 
2008年第11期
2008年第11期
 
2008年第10期
2008年第10期
 
2008年第9期
2008年第9期
 
2008年第8期
2008年第8期
 
2008年第7期
2008年第7期
 
2008年第6期
2008年第6期
 
2008年第5期
2008年第5期
 
2008年第4期
2008年第4期
 
2008年第3期
2008年第3期
 
2008年第2期
2008年第2期
 
2008年第1期
2008年第1期
基于DSP的收发器加速背板通信

DSP-based Transciever Speeds up Back Board Communication


随着背板速率的不断提升,现有跨背板的板间通信芯片(称为SerDes)技术已达到传输距离和信号完整性的设计极限,同为5Gbps收发器,基于纯模拟技术设计的SerDes产品已接近性能极限,为了满足提升速率的要求,只能牺牲传输距离;硅谷数模半导体公司则在SerDes构架设计方面独辟稀径,创造性地把数字信号处理技术应用到高速信号设计领域,它推出的D-PHY5G系列收发器不但可以有效抑制信号传输中不良信号的影响,提高系统的稳定性,而且可实现对已有SerDes产品的良好兼容,解决现有系统中新、旧板卡的信号兼容性问题,这主要得益于D-PHY构架设计,它包含了一些现有设计中缺少的模块,如:高分辨率的模拟前端﹙front-end﹚、采样率达千兆以上的模/数转换电路以及可实现高速信号整形功能的定制DSP组。


WIDEEYE-基于DSP的高性能模拟信号整形技术

为了实现3.125Gbps以上速率的高速传输,现有SerDes产品通常会在接收端集成DFEs﹙Decision Feedback Equalizers,判定反馈均衡器组﹚。在性能相当的前提下,采用的高性能模拟时域线性均衡器技术,在芯片功耗和面积方面只相当于DFEs的一半。其次,WideEye技术采用基于定制DSP组的信号整形技术,可实现自适应的信号均衡、串扰和反射抑制、以及纠错编码等功能。通过创造性地使用抑制技术而不是掩盖技术,WideEye技术帮助系统设计工程师免除了因背板传输和接插件引入的各类有害信号的影响。


LEGACY模式对现有SERDES向下兼容

在系统升级时,除非新、旧板卡在系统中能够共存,否则升级将失去现实意思。这就意味着,在系统升级交换板时,必须提供对已有线卡和新线卡的同时支持。D-PHY 5G系列芯片支持一种独特的LEGACY模式,可妥善解决向下兼容性问题。D-PHY 5G产品可根据对端SerDes的速率灵活配置对外接口,以保证信号的兼容性,接口速率的调整范围可从0.8Gbps至3.2Gbps。举例来说,如果原有线卡使用的是XAUI接口,为了保证信号兼容,只需把D-PHY 5G的低速接口设置为XAUI接口的速率即可。


POWERSELECT功能降低DSP功耗

众所周知,功耗是选择SerDes产品的一项关键指标。为了打消客户因使用DSP而导致功耗增加的顾虑,硅谷数模的D-PHY系列产品,一方面采用标准的0.13微米CMOS工艺,另一方面还采用了一种被称为powerSelect的独有技术。PowerSelect充许用户通过MDIO接口设置不同的寄存器参数来控制DSP的全部功能,这样用户就可以视背板的具体情况,关掉不必要的DSP功能,以节省芯片功耗。这一独特的节能模式可使芯片的典型功耗下降1/4,D-PHY 5G芯片的能耗仅为2.9W。


友好的ASIC接口使管脚数减少

减少背板线数和提升背板性能仅仅解决了部分问题,系统设计人员还需要一个高效的管脚设计方案,以方便单板上的I/O连接到芯片的低速端。由于大多数ASIC和FPGA的I/O速率已达到3.125Gbps水平,因此,硅谷数模D-PHY 5G系列芯片的低速端直接采用高速I/O技术,速率为0.8Gbps至3.125Gbps可设,同时兼容XAUI标准,接口电平采用CML,兼容LVDS。高速端的速率为3.125Gbps至6.25Gbps,这样既方便了背板的传输,节省了背板的走线,又减少了芯片的管脚,方便与ASIC或FPGA对接。


实时反映工作状态,节约测试时间

绝大多数单板设计人员都认为,在实际系统中检测SerDes工作状态和性能是非常困难的。D-PHY 5G系列芯片提供了一整套有效的测试功能,包括:高速和低速端的环回功能和使用内建PRBS码生成器的BIST﹙built-in self-test﹚功能。其次,片内集成的定制DSP组可为系统设计人员实时分析出芯片精确的工作状态参数。用户可以通过读写D-PHY 5G产品内部的寄存器,监测DSP的均方差值,进而推算出芯片实时的误码率结果。


应用领域

企业级交换机及路由器;

电信级传输设备;

光交换和交叉连接设备;

Fiber Channel与NAS系统;

高端服务器与存储阵列设备


附录

Analogix Semiconductor Inc. (硅谷数模半导体有限公司)创建于2002年3月,总部位于美国加州San Jose。硅谷数模半导体(中国)有限公司 ( 简称:"硅谷数模" ) 是Analogix Semiconductor Inc.在中国的全资子公司,成立于2002年9月,总部设在北京。公司主要从事通讯、消费电子以及工业控制领域中的集成电路研发、生产和销售,主要产品涵盖长距离以太网PHY芯片、高速串行背板和框间互连解决方案,以及中高端AD/DA类器件等领域。

硅谷数模半导体(Analogix Semiconductor Inc.)公司致力于数模混合IC和模拟IC的研究与开发工作,为用户提供基于铜介质传输的系统内和系统间全电互连解决方案。硅谷数模的物理层IC产品为企业用户、运营商、存储设备和服务器厂家提供基于铜介质的信号高速传输解决方案,克服了传输距离、信号完整性与传输速率之间的矛盾,大幅提升了基于铜介质的背板与线缆互连的性能。这一技术不仅可以用来实现对用户已有系统的扩容与升级,而且可以满足用户构建更高性能全新系统的设计要求。

(资料来源:硅谷数模半导体有限公司)

         
版权所有《世界电子元器件》杂志社
地址:北京市海淀区上地东路35号颐泉汇 邮编:100085
电话:010-62985649
E-mail:dongmei@eccn.com