开发周期

当今的技术革新周期要求差不多每18个月就推出新的系统架构，例如新的PDA或笔记本电脑平台。这种状况符合摩尔定律，即给定尺寸裸片上的晶体管数目将每18个月翻一倍（随着时间过去，这个数字的实际增长稍稍减慢，目前基本上是近两年翻一倍）。本文将着重讨论开发新型电源管理子系统的半导体器件时所面对的挑战。

图1中的梯形Px表示新平台从投放市场到退出市场的寿命周期 。梯形Px-1表示前一个平台的寿命周期。平台Px的开发周期是Px投放市场之前的18个月。三角形Sx+则表示半导体器件的开发周期，从功能半导体器件的开始开发到交付。

理想的同步开发过程应为新平台（Px）以及所需的电源管理半导体器件（Sx）的开发留出18个月的时间。按图1的简单模型，如考虑新平台（Px）与旧平台（Px-1）的交迭，每种平台应有24个月的寿命周期。但在开发过程中，功率半导体器件的开发应尽早完成，以便先对子系统进行适当的测试、修改和最终验证，进而最终验证整个平台。在这个模型中，半导体器件（Sx）需要在平台（Px）推出前12个月（或在旧平台（Px-1）推出后6个月）交付使用。由于旧平台（Px-1）的半导体器件在该平台推出前12个月就已开发出来。因此，从理论上讲，功率半导体器件开发组应在新平台的半导体器件Sx完成前18 个月就转向新平台的开发。而这样长的开发周期则要求平台Px在推出前30个月就确定下来，这是不切实际的。实际上，平台的确定过程要短得多，而开发出可使用的半导体器件的时间也通常只有理论的一半或更少。

新型设计方法缩短产品面市时间

直到最近，设计人员还是在电源管理子系统的各种元件实体具备之后，才构建电源管理子系统的原型。但现在出现了一种新的开发趋势，?quot;虚拟原型"方法，子系统制造商在未有实体元件之前，已早早地构建起虚拟原型。从功率芯片设计人员的角度来看，这种设计的好处是，在晶体管层面设计之前，可利用一个好的电压调节器行为模型来最大限度地减少颇为费时的整体芯片仿真。从系统设计人员和用户的角度看，在最终半导体器件完型前建立行为模型，对他们也有好处。这样，系统设计人员就能利用行为仿真快速测试虚拟子系统，从而在芯片最终定型前及时向芯片设计人员反馈意见。通过前述的虚拟迭代开发过程，在子系统的实体原型最终构建出来后，设计人员能够更快和更方便地进行测试和调试。

在这个模型中（见图1），计划在时间点0推出Px系统的平台设计人员将等待6个月，直到用于下一个平台Px+1的半导体器件Sx+1交付使用。但是设计人员能够立刻从半导体器件供货商那里获取Sx+1器件的行为模型，因为半导体供货商在12个月前就开始该器件的开发工作。
由于摩尔定律继续成立，最终结果将不是缩短开发周期，而是提高生产力；即在同一段时间推出的平台数目将增加。

设计周期

下面讨论降压式转换器所用控制器的各个设计步骤，从建立转换器的简单行为宏模型，以及随后的晶体管层面的Spice仿真，到控制器实体的实现。同时讨论各阶段的时长。最后，对比行为仿真获得的波形和采用Spice仿真获得的波形，以及示波器测得的实体原型图像。将看到这三种不同方法产生的结果非常相似。

图2所示为FAN5301的功能框图，FAN5301是高效DC-DC降压式转换器。图3为FAN5301的应用示例。这种结构既能在低负载及低输入电压下提供极高的转换效率，在满负载时也有极佳的性能。

行为模型

图4为包括控制器和外部元件整个电源的行为模型。控制器以最小导通时间和最小断开时间架构为基础。

低负载工作原理

在低负载工作时，主控制循环为最小导通时间控制部分，包含一个滞后比较器（Comp1），该比较器控制一个"单触发"电路（MIN_ON One Shot），并驱动高端PMOS开关M1。单触发电路动作后保持导通状态，其持续导通时间在固定输入电压下不变，并随导通晶体管的端压差（Vin - Vout）的减少而增加。

在导通期间，高端驱动晶体管M1会导通一段时间，其时长等于单触发电路的导通时间，然后断开。当M1断开时，M2将导通，且一直持续到电感器电流降为零；此时，两个晶体管都断开，直至输出电压下降到某个设定的阈值；达到该阈值时，单触发电路将再次启动，开始下一个循环。

满负载工作原理

满负载工作时，最小导通时间单元将被滞后比较器（Comp1）旁路，迫使输出产生一个纹波，波幅等同于比较器的滞后电压。在满负载下，电感器中的电流是连续的，且运行是同步的。

过流保护

最小断开时间单触发电路由一个逐周限流比较器（Comp3）来控制，该比较器通过电阻Rsense对流过M1的电流进行抽样。当发生过流时，高端驱动电路将断开一段时间，可通过单触发电路Min-OFF One Shot来设定它的断开时间。之后，高端驱动电路重新导通。如果过流仍然存在，M1将在短时间后再次断开，这个时长由Comp3和MIN_OFF One Shot环路延迟来设定。

完整的电路还包括电压过低保护电路和精准带隙基准电路。

单触发电路

为了说明调节器行为模型的复杂程度，图5给出图4中的MIN_ON One Shot器件的内部示意。单触发电路中有恒流源Iramp，它对电容C1充电，可通过开关S1对C1进行重置。比较器参照控制基准电压COUT 来"监视"电容的上升电平。上升时间决定输出脉冲的宽度（持续时间）。

比较器

更深入地研究，图6为图5中比较器Comp的框图。比较器的PSpice行为模型采用基本的Spice级区块。电路流程为反相器后接加法器，经GLIMIT（或增益/电压限制），再进入反相器，然后输出。GLIMIT为比较器提供增益，同时其限压功能使设计人员能将电压输出限制在某个合理的范围内，如0到5伏。电阻则提供部分聚合作用。

如下所示的Spice"清单"为图6中各基本区块的说明。

E_HS62_GAIN2 $N_0101 0 VALUE{-1 *V($N_0100)}
R_HS62_R1 $N_0102 $N_0101 20k
E_HS62_GLIMIT1 $N_0100 0 VALUE {LIMIT(V($N_ 0102)*10000,0,-5)}
E_HS62 SUM1 $N_0102 0 VALUE {V($N_0103)+V($N_0104)}
E_HS62 GAIN1 $N_0104 0 VALUE {-1 *V($N_ 0105)}
R_HS62 R4 0 $N_0103 10e6
R_HS62 R3 0 $N_0104 10e6
R_HS62 R5 0 $N_0102 10e6

结果

图7的波形表示为调节器用行为模型仿真所产生对从0到100mA的跃阶负载的瞬态响应。输入电压为3.3伏，输出为1.25伏。图8所示为晶体管级Spice仿真（Spectre on Cadence platform ）对相同负载的瞬态响应。而图9则是原型实体的相同瞬态响应。虽然，这三个图（7、8、9）各自对应的波形不同，但却非常相似，足以推断它们在功能行为上是一致的。某些差别在于外部元件所难免的差异，如电感器的寄生效应，电容的等效串联电阻/等效串联电感（ESR/ESL），以及噪声（图9的情况）。而且，使情况复杂的是实验室设备不可能复制出仿真所能产生的那种瞬态电流负载变化。即使从仿真的角度看，由于插值和抽样误差，Spectre 与 Pspice在Spice工作参数和取样的差异也会影响输出波形的形状。

时间

在Pentium II、 366MHz平台上进行行为仿真需要3.5分钟，可提供800us仿真数据。在SUN Ultra 10上进行整个芯片Spice仿真操作近4个小时，在500多个独立的元件（晶体管和无源元件）上运行。行为模型是在具备初步数据表后，在初始构架开发期间建立的；建立行为模型要花两周的时间。该模型可省去整体芯片开发层面上的许多仿真迭代步骤，用户在功能半导体器件推出前半年就能得到初步结果。

结论

电压调节器和电源管理子系统的行为模型已经成为现实。这些模型能提高生产效率、减少仿真次数、减少半导体器件和系统设计的反复修改次数，而且需要的设计时间更少。最后，行为模型所拥有的速度和简洁性能使仿真方法扩展至更复杂的电路，以应对现代系统不断增加的复杂程度。