MAX5888是Maxim针对通信系统和对动态特性要求苛刻的仪器仪表等应用设计的16位数/模转换器（DAC），能够在低功耗基础上提供优异的动态特性：在50MHz输出频率和400Msps刷新速率时，MAX5888的SFDR超过67dBc；输出频率80MHz时SNR为-155dB/Hz，2-音调IMD为-72dBc。这些特性是在3.3V单电源，功耗仅为235mW 时得到的。数字信号通过LVDS接口传输，LVDS接口标准所允许的数据传输速率远远超出了500Msps，而且差分方式能够在数字接口处降低系统噪声，这对于宽带系统尤其重要，完全支持多载波UMTS、CDMA和GSM系统。

典型应用电路

图1所示电路是MAX5888的结构框图，内部电路包括LVDS接收器、DAC寄存器和电流调节电路，可提供2mA至20mA的满量程输出电流，内部电流开关配合外部50 终端电阻可将差分输出电流转换为差分输出电压，相应的峰值范围为：0.1V至1V。

时钟输入

MAX5888具有灵活的时钟输入方式，为了减小时钟抖动采用独立的时钟电源输入，两个时钟输入端既可以由单端时钟源驱动、也可以由差分时钟源驱动，单端驱动时只需要在CLKN引脚与AGND之间接0.1 F的旁路电容即可，也可以参考图2推荐电路将单端时钟源转换成差分信号。另外，CLKP和CLKN引脚均由内部电路偏置在1.5V，允许用户直接通过交流耦合方式将时钟源与器件连接，不需要额外的直流偏置电阻。虽然MAX5888允许采用与LVDS兼容的时钟源驱动，为了获得更好的性能指标，建议使用正弦信号或交流耦合的ECL驱动。

数据时序

MAX5888 LVDS数据输入、时钟和输出信号之间的时序关系如图3所示，MAX5888需要1.8ns的数据保持时间、1ns的数据建立时间和1.8ns延迟，在CLKP/CLKN上升/下降沿与IOUTP/IOUTN有效输出之间存在4个时钟周期的延迟。

基准结构与模拟输出

MAX5888可以采用内部1.2V的带隙基准或外部基准源，采用内部基准时，为保证系统的稳定性需在REFIO引脚与AGND之间加0.1 F去偶电容，负载较重时，考虑到内部基准有限的驱动能力，最好利用外部放大器对其进行缓冲。 MAX5888的内部基准电路包括一个可控增益放大器（图4a），利用一个外部电阻RSET可以调节DAC的满量程输出电流IOUT，输出电流可利用下式计算：IOUT = 32 x IREFIO-1LSB = 32 x IREFIO - ( IOUT / 216 )
式中：IREFO为基准输出电流，IREFIO = VREFIO/RSET，IOUT为DAC的满量程输出电流。通过一个负载电阻还可以将DAC输出电流转换为差分电压输出，IOUTP与IOUTN之间的差分电压通过变压器或差分放大器可以进一步转换成单端输出电压（图4b）。用户可根据具体要求灵活配置输出模式。

基于CDMA/WCDMA基站收发系统的ACLR测试

按照CDMA/WCDMA基站收发系统（BTS）的发送模板对邻道功率抑制比（ACPR）的要求，载波信道的能量与第一邻道的能量之比（ACLR 1）必须大于45dB；对于第二邻道载波时隙，功率比（ACLR 2）必须大于50dB。将该项规范应用到整个发送通道，发送通道的DAC需要留出15dB以上的裕量，也就是说，DAC的ACLR 1要大于60dB。图5表示MAX5888在四载波WCDMA应用中的ACPR特性，输出频率为61MHz、采样频率为184MHz。由于测试仪器的噪声基底限制了信号的实际动态范围，ACLR 1的实际结果至少会高出2.5dB。从该图可以看出MAX5888满足-45dBc和-50dBc的要求，并留出了20dB的裕量。

GSM/EDGE应用中的多音调测试

在目前比较通用的通信系统中，GSM/EDGE要求的动态范围最大，它们受传统DAC的性能指标的限制无法实现多载频发送，MAX5888突破了这些制约，这一点从图6所示的IMD指标即可得到验证。图中四音调的频率间隔为 1MHz，每个音调输出幅度是-12dBFS，窗口宽度是12MHz，中心频率是32MHz。IMD的摸板限制是-70dBc，MAX5888具有8dB的裕量，很容易满足要求。输出幅度较小时（偏离满量程-15dB）性能可提高6dB。