|
|
|
ST提供完整的BIOS存储解决方案组合
|
|
ST Offers Complete BIOS Memory Solution
|
|
■意法半导体闪存部 Catania
|
PC机主板的三种体系结构
主板是PC机系统的核心，它是围绕一个管理磁盘驱动器、显示器及其它外设的芯片组构成的，并提供PC机与键盘、鼠标、插接卡等输入/输出设备的互联功能，而且还可以和保存BIOS代码的闪存互连。
今天，PC机主板有三种体系结构并存：基于ISA总线的传统体系结构、Intel Hub 体系结构，以及新出现的基于LPC总线的体系结构。
传统的基于ISA总线的体系结构
在传统PC主板上，一个芯片组由南北桥控制器组成，北桥通过ISA总线的一个支线X- 总线管理超级输入/输出（super I/O）、接插卡和BIOS闪存（见图1）。ISA（工业标准）接口是IBM于上个世纪80年代开发的，这是一个低速8MHz
总线，需要30多个接口信号。
英特尔 Hub体系结构
为了在现有PC芯片组中改变对ISA总线的需求，1998年，英特尔公司推出了新一代主板。新主板基于Hub体系结构，以三个关键部件为中心（见图2）：
●存储器控制Hub (MCH)
● I/O 控制Hub(ICH)
● BIOS代码存储闪存"固件Hub"
在最常见设计的体系结构中，"Hub芯片组"（MCH和ICH）通过一个兼容标准LPC规范修改版1.0的LPC接口连接固件Hub。LPC是一个灵活的高速接口，时钟频率33MHz，与需要30多个接口信号的ISA总线相比，LPC只需要7-13个接口信号。
ICH和BIOS闪存之间的通信是利用固件Hub(FWH)协议完成的。FWH协议是英特尔从IPC规范修改版1.0演变而来的一项Intel
专利协议。
基于LPC总线的体系结构
新出现的基于LPC总线的体系结构非常类似于ISA总线：它是围绕一个由南北桥控制器组成的非英特尔芯片组构成（见图3），南桥控制器通过LPC接口连接BIOS闪存，LPC接口允许以33MHz时钟速率同步传输数据，这两个器件之间的通信完全符合标准LPC规范。
LPC总线将取代传统主板体系结构中的ISA总线，从而成为未来主板的首选总线。
完整的BIOS存储解决方案
意法半导体为BIOS存储应用提供完整的闪存解决方案组合，产品范围从ISA总线兼容存储器到固件Hub和少量引脚存储器。
ISA总线兼容闪存
工业标准闪存M29F002B、M29F040B 和M29F400B非常适合基于ISA总线的PC主板的BIOS代码存储应用。M29F002B和M29F400B是2兆位(分别是4
兆位)闪存，其结构由7个非对称块(分别是11块) 构成，其中包括位于地址空间顶部或底部的一个16千字节的引导块。M29F040B是一个4兆位闪存，可分成8个64千字节的统一块。M29F002B和M29F040B的数据总线宽度8位，M29F400B的总线宽度8位或16位，所有存储器都可以通过一个5V单电源电压进行读取、擦除和编程操作。在上电阶段，存储器处于读模式，工作方式与ROM或EPROM相同。
为Intel Hub设计的Hub闪存
ST的产品组合还包括支持IntelHub芯片组的8位固件Hub闪存。M50FW002、M50FW040和M50FW080支持以下两个接口：
●Intel的FWH接口：用于连接固件Hub闪存和Hub芯片组。它支持从LPC规范中演变出来的一个协议，在这个规范中，总线读写操作按照与LPC循环不同的特定循环类型进行。接口有5个通信信号构成：多路地址/数据FW0-FW3和一个起始总线操作FW4
信号。
●地址/地址多路接口用于在生产线上给器件编程。
M50FW002是一个2兆位闪存，结构由7个非对称块构成，其中包括一个16千字节的引导块。M50FW040和M50FW080有8个(分别是16个)统一64千字节块。编程/擦除中止特性允许暂停编程/擦除操作，以便在其它模块进行读写操作。典型字节编程时间10
s。
ST开发的固件Hub闪存全都具有软硬件块保护功能，硬件块保护特性在两个方面实现，一方面是通过一个"顶部块锁"
引脚防止顶部存储块被更改，另一方面是通过一个"写保护"引脚保护所有其它的块。锁定寄存器定义块保护状态，允许对每个块进行单独保护，防止写/擦除或读操作。
为非Intel芯片组设计的引脚闪存
M50LPWxx闪存用于存储系统及视频BIOS代码，通过LPC接口连接非英特尔芯片组。
M50LPW002、M50LPW040 和 M50LPW080是这个家族的首次亮相的产品，存储容量从2兆位到8兆位。
支持两种接口：
●完全兼容标准LPC规范修改版1.0的用于连接芯片组的LPC接口；支持读写操作只需5个通信接口：多路地址/数据LAD0-LAD3和一个起始总线操作LFRAM。
●在生产线上用于编程的地址/地址多路接口。
M50LPW002 是一个2兆位闪存，结构由7个非对称块组成，其中包括一个16千字节引导块。M50LPW040和M50LPW080具有
(分别是16个) 8个统一64千字节块。
像 M50FWxx 固件Hub 闪存一样，少量引脚器件的特性包括10 s的典型字节编程时间、编程/擦除中止功能和软硬件块保护。
广泛的BIOS存储用闪存产品组合
意法半导体是提供宽产品线的BIOS存储用闪存产品的主要供应商之一，产品范围从传统ISA总线解决方案到高速固件Hub和少量引脚闪存，目标应用包括PC机、工作站、服务器和网络电器。
即将推出16兆位产品将使ST的固件Hub和少量引脚产品组合更加完善。
|
|
