首页 | 期刊简介 | 编辑部 | 广告部 | 发行部 | 在线投稿 | 联系我们 | 产品信息索取
2024年3月29日星期五
2011年第01期
 
2010年第12期
 
2010年第11期
2010年第11期
 
2010年第10期
2010年第10期
 
2010年第09期
2010年第09期
 
2010年第09期
2010年第08期
 
2010年第07期
2010年第07期
 
2010年第06期
2010年第06期
 
2010年第05期
2010年第05期
 
2010年第04期
2010年第04期
 
2010年第03期
2010年第03期
 
2010年第02期
2010年第02期
 
2010年第01期
2010年第01期
 
2009年第12期
2009年第12期
 
2009年第11期
2009年第11期
 
2009年第10期
2009年第10期
 
2009年第9期
2009年第9期
 
2009年第8期
2009年第8期
 
2009年第7期
2009年第7期
 
2009年第6期
2009年第6期
 
2009年第5期
2009年第5期
 
2009年第4期
2009年第4期
 
2009年第3期
2009年第3期
 
2009年第2期
2009年第2期
 
2009年第1期
2009年第1期
 
2008年第12期
2008年第12期
 
2008年第11期
2008年第11期
 
2008年第10期
2008年第10期
 
2008年第9期
2008年第9期
 
2008年第8期
2008年第8期
 
2008年第7期
2008年第7期
 
2008年第6期
2008年第6期
 
2008年第5期
2008年第5期
 
2008年第4期
2008年第4期
 
2008年第3期
2008年第3期
 
2008年第2期
2008年第2期
 
2008年第1期
2008年第1期
崭新的SerDes实现方案解决手机设计功率/数据吞吐量两难问题


Novel SerDes Implementation Eliminates Power-and-Throughput Dilemma in a Cell Phone Design


飞兆半导体公司中国信号链路业务拓展总监 鞠建宏



面对的难题

一直以来,设计人员在便携式应用中都是采用串行化技术,因为这种技术在减小连接器尺寸、降低EMI、减少信道至信道倾斜问题等方面都具有极大优势。不过,这种典型的SerDes串行化技术的功耗很高,尤其是在数据吞吐量大的情况下,故不太适合于超便携式应用。

图1所示为广泛用于较大型消费应用产品 (如平板电视和笔记本电脑) 中的传统串化/解串器架构。并行输入数据 (一般在20到85MHz间,具体视显示屏尺寸和分辨率而定) 被锁定,再通过内部锁相环 (PLL) 产生的高速时钟进行串行传输。18到24位的并行TTL RGB数据被串行化,然后通过像素时钟沿柔性电缆发送到LCD模块,再由解串器解码恢复为并行TTL数据以供显示。由于像素时钟具有不同的串行数据流频率,解串器中往往需要另一个PLL电路来恢复数据。

图1 消费应用中使用的传统串化器和解串器对(略)

在这种架构中使用的典型串行接口技术是低压差分信令技术。在平板应用中,为了驱动很长的柔性电缆,需要3.5mA或以上的环路电 流来驱 动足够的边缘速率,从而实现高吞吐 量 i=(c×\frac{dv}{dt})。这 一点对高分辨率 RGB数据尤其重 要。为了降低较小带宽柔性电缆上的EMI和位误码率,一般会把24位RGB和2个控制位 (HSYNC 和 VSYNC) 改为4对串行数据流,使到每个LVDS信道上的数据速率能有效地降低四分之一,这非常有助于EMI的减小,但代价是柔性电缆上需要8到10个连接器 (4对数据加以1对时钟) 来代替4根电缆线 (1对数据和1对时钟)。在某些应用中,利用8位/10位编码能够进一步减小EMI,但会使到数字视频数据产生额外的延迟。



对于小型平板 (小于5 英寸) 电池供电的便携式应用产品 (如手机),SerDes技术也十分理想,可以减少接收基座和翻盖之间的柔性电缆连接器数目,从而实现成本更低、外型更纤巧的设计。此外,SerDes技术还可使高分辨率显示屏和摄像机数据传输更切实可行,并具有更佳的信号完整性和更低的EMI辐射。不幸的是,消费应用中的传统SerDes解决方案在数据吞吐量/功耗比率、EMI辐射、封装尺寸和电缆压缩率方面并没有优势。针对便携式应用,SerDes有两大挑战需要解决。

第一,这些应用的分辨率和帧速率都不像消费应用那么高。便携式应用中的像素时钟频率变化范围很大,从2MHz 到 26MHz ,而不是典型平板消费LCD显示器中的20到85MHz。因此,最好采用同步锁定范围比率 (高至低) 更大的锁相环 (PLL)。
第二个挑战也是最困难的:为了去掉解串器端的PLL以进一步降低功率,串化器和解串器之间的串行接口需要采用源同步方案;这意味着在柔性电缆或FPC上,串行时钟与数据处在相同频率下。为了更进一步减少柔性电缆的连接器数目,应该采用4线串行接口 (1对数据加1对时钟),这不同于消费应用中使用的8线或10线接口。

对便携式LCD WRITE应用来说,并行数据总线 (16 或 18位) 的速度可以高至20MBps及低至2Mbps。如果所有这些RGB数据和控制信号都在1对电缆线上被串行化 (最多可达24个并行输入),柔性电缆上的串行数据吞吐量便极高 (达到 520Mbps)。数据吞吐量越高表明需要的边缘速率越大,这代表着更多的EMI辐射。此外,为了获得这种高数据率,需要更大的环路电流 (如LVDS技术在3V电源电压下的电流为3.5mA);不过,这在电池供电的便携式应用产品中绝对不适合。


解决方案

飞兆半导体最新推出名为uSerDes的uSerDes产品 (1对:串化器和解串器) 具有真 正的电流传输逻辑 (CTL) 接口。在特定模式下,这样的SerDes对只需要单个PLL工作,FIN24AC器件就能够协助主流制造商大幅降低手机设计中的功耗,同时缩短设计周期。该uSerDes无需第二个PLL电路,同时通过采用CTL技术把环路电流进一步降低到每信道1 .75mA。图2所示为典型手机设计中,利用了uSerDes技术的典型LCD WRITE应用。
飞兆的CTL和其它伪电流I/O技术 (如LVDS) 的主要区别是:CTL驱动器在环路中获得电流,这一点与LVDS技术类似,但CTL接收器同时感测差动电流,而LVDS接收器却是感测100?端接电阻上的差动电压。这种差异使CTL技术在吞吐量/功耗比率方面大大优于 传统技术。由于接收器感测的是电流而不是电压,它对电容性负载,比如ESD抑制器寄生电容和连接器输入端上的接头电容较不敏感,有助于在串行总线 (每信道520Mbps,1.75mA) 上获得极高的数据吞吐量。另外,相比传统LVDS,CTL技术的传输延迟要小得多,功耗低50%以上。由于CTL具有超小压摆幅度,可以获得 >10db更低的EMI辐射,而传统LVDS的EMI则较TTL技术低 >20db。在手机设计中,CTL技术的超低EMI辐射从根本上消除了对所有并行TTL总线 (对LCD WRITE应用一般多于16个信道) 上的EMI滤波器的需要,故再一次因EMI性能的提高显著降低了成本,并缩短了设计周期。

通过采用CTL技术,便携式产品的设计人员能够把多达24个并行TTL信号串行到2根电缆线中。最后使5MHz下的功耗可以低51mW (1对),而其省电待机功耗可低至约0.28μW。
如图2所示,24根电缆线 (包括16位数据和其它低频控制信号,如LCD平板和HSYNC/VSYNC的芯片选择信号) 可被缩减为主板和LCD模块间的4根电缆线。这样,不仅降 低了成本、减少了EMI辐射,还简化了设计,尤其是对滑盖或旋转式手机 而言,这个优点更为突出。在这类设计中,某些应用的基座和LCD模块之间的电缆线数目超过60根,若采用uSerDes技术,便可将电缆线数目大幅减少到20根,有助于显示屏在机械结构方面更易于旋转或滑行。

图2 带有 RGB 接口的手机设计中的 uSerDes应用实例(略)

对串化器和解串器的并行TTL I/O而言,电源电压范围很宽,可以从1.65 变化到 3.6V。当基带输出的逻辑与LCD 模块的输入不一致时,由于uSerDes产品具有电平转换能力,设计中可以无需使用传统的转 换器件。


总结

采用传统伪电流方案接口的便携式设计为设计人员带来了功率和传输速率的两难局面。而采用崭新的SerDes架构方案和串行接口技术可解决这一问题。飞兆半导体uSerDes这种解决方案,具有真正的CTL串行接口,可实现超低功耗、低EMI和高吞吐量,从而大幅缩短设计周期。

《世界电子元器件》2007.5
         
版权所有《世界电子元器件》杂志社
地址:北京市海淀区上地东路35号颐泉汇 邮编:100085
电话:010-62985649
E-mail:dongmei@eccn.com