首页 | 期刊简介 | 编辑部 | 广告部 | 发行部 | 在线投稿 | 联系我们 | 产品信息索取
2024年6月12日星期三
2011年第01期
 
2010年第12期
 
2010年第11期
2010年第11期
 
2010年第10期
2010年第10期
 
2010年第09期
2010年第09期
 
2010年第09期
2010年第08期
 
2010年第07期
2010年第07期
 
2010年第06期
2010年第06期
 
2010年第05期
2010年第05期
 
2010年第04期
2010年第04期
 
2010年第03期
2010年第03期
 
2010年第02期
2010年第02期
 
2010年第01期
2010年第01期
 
2009年第12期
2009年第12期
 
2009年第11期
2009年第11期
 
2009年第10期
2009年第10期
 
2009年第9期
2009年第9期
 
2009年第8期
2009年第8期
 
2009年第7期
2009年第7期
 
2009年第6期
2009年第6期
 
2009年第5期
2009年第5期
 
2009年第4期
2009年第4期
 
2009年第3期
2009年第3期
 
2009年第2期
2009年第2期
 
2009年第1期
2009年第1期
 
2008年第12期
2008年第12期
 
2008年第11期
2008年第11期
 
2008年第10期
2008年第10期
 
2008年第9期
2008年第9期
 
2008年第8期
2008年第8期
 
2008年第7期
2008年第7期
 
2008年第6期
2008年第6期
 
2008年第5期
2008年第5期
 
2008年第4期
2008年第4期
 
2008年第3期
2008年第3期
 
2008年第2期
2008年第2期
 
2008年第1期
2008年第1期
基于M28945和M28927的G.SHDSL传输设备的设计

Design of G. SHDSL Equipment Based on M28945 and M28927

中国电子科技集团公司第34研究所 李恩 何锋 丁明吉



引言

SHDSL(Single-Pair High-Speed Digital Subscriber Line)是单线对高比特率数字用户线,国际电信联盟(ITU)的ITU-T G991.2标准完整地规范了这项技术。它的主要特点有:可在单线 对、混合线径、双绞线上全双工高速对称地传送数据,采用TC-PAM(Trellis Code-Pulse Amplitude Modulation)编码方式,传输容量可在192Kbps至2312Kbps范围内变化,支持8Kbps步长变化,改进了频谱兼容性,允许与其它DSL 一起共缆部署,并做到干扰最少。

基本的SHDSL线路传输系统由局端收发器STU-C和远端收发器STU-R组成。通常,局端STU-C集中放置并提供网络侧上行接口形成局端接入复用器DSLAM设备。而根据系统所采用传送模式的不同,DSLAM设备提供的上行接口要求应有所不同:对于TDM传送系统,DSLAM设备通常采用TDM-E1-G.703电接口;远端STU-R和用户侧数据接口构成了用户端CPE设备,同样根据系统所采用传送模式的不同,CPE设备提供的用户侧数据接口也有所不同:对于TDM传送系统,CPE设备通常提供E1-G.703(或V.35)接口。本文设计的SHDSL线路传输设备提供E1接口与CPE设备相连。

M28945、M28927是美国敏迅(Mindspeed)公司开发的芯片组,支持 G.SHDSL、HDSL、HDSL2 及 IDSL 标准;同时,支持 PCM 和 ATM 传输接口。本文介绍该芯片组的性能、结构特点,及基于该芯片组的带E1接口的G.SHDSL设备软硬件设计方案。


M28945及M28927性能特性

M28945、M28927芯片组支持一套完整的 API 命令集,并有预激活、时钟模式、多速率应用、性能监测、诊断和测试模式、处理器通信等多项功能。M28945内部集成8051内核,使用API命令与主机进行通信,大大简化了用户软件的开发过程。芯片组功能模块如图1所示。M28945为DSL成帧芯片,M28927为AFE(模拟前端)芯片。

图1 M28945、M28927芯片组功能模块(略)

M28945简介

M28945由以下三大功能模块组成:DSL成帧器模块、采用16TC-PAM的DSP模块以及8051微处理器内核。DSL成帧器是一个高性能的比特流处理引擎,支持G.SHDSL、HDSL、HDSL2等DSL成帧模式。通过PCM接口将原始速率的T1/E1成帧和非成帧模式信号作经过有效载荷比特的插入和提取、数据的加扰处理、比特填充等操作,输出相应的DSL帧数据流。DSP模块主要完成数据的编/解码,产生发送端码元定时和恢复提取接收端码元定时、线路均衡、回波抵消、根据对线路功率衰减的探测,调整发送功率电平等。它接收来自AFE的串行数据和比特泵发送的经过预编码的符号,同时将这些符号送到回波抵消器(EC),然后由回波抵消器对回波响应进行评估,从AFE发来的信号中减去回波响应。同时,回波处理后的信号再通过前馈均衡和判决反馈均衡,最后由格栅编码调制译码器恢复出信息比特。M28945芯片内嵌有8051微处理器内核、256byte直接和间接访问RAM;2KB不可编程ROM,内部为系统初始化的启动代码。外部CPU通过主机口或RS232接口将API底层操作码下载至M28945内部RAM,并通过API消息对系统进行配置和状态信息读取。为简化系统外围走线,本方案CPU通过RS232接口配置M28945。

M28927简介

M28927为系统模拟前端芯片,主要完成数字信号与SHDSL信号的转换,即D/A和A/D变换、信号滤波、增益控制和线路驱动。数字接口同M28945相连,与DSP芯片进行数字通信;模拟接口通过外围线路驱动反馈电阻、阻抗匹配电阻、平衡混合电路、变压器和保护电路与双绞线相连。


系统设计与实现

硬件设计

系统架构如图2所示,在基于M28945、M28927芯片组的基础上,本方案选用了Philips公司32位ARM7处理器LPC2124作为外部主处理器,负责整个系统的协调控制;使用DALLAS公司的专用E1收发芯片DS2153Q来实现E1信号的收发功能。首先通过配置DS2153Q专用E1芯片,使其与M28945进行通信;然后,通过将API底层操作码加载到M28945,再对M28945进行配置,从而完成E1信号在双绞线上的传输。此外,为了保证信号的传输距离,还应考虑线路变压器的选择和混合平衡电路的布线设计。

图2 G.SHDSL传输设备硬件结构图(略)

LPC2124是基于一个支持实时仿真和跟踪的16/32位ARM7TDMI-STM CPU 的微控制器, 128位宽度的存储器接口和独特的加速结构使32 位代码能够在最大时钟速率下运行;对代码规模有严格控制的应用可使用16 位Thumb 模式将代码规模降低超过30%,而性能的损失却很小;内置16K 字节静态RAM,并带有256kB嵌入的高速Flash存储器,M28945的API底层操作码可以直接存放在片内Flash中,无需外接Flash存储单元,减少了外围器件连接;片内Boot 装载程序实现在系统编程(ISP)和在应用中编程(IAP);嵌入式跟踪宏单元(ETM)支持对执行代码进行无干扰的高速实时跟踪;通过片内PLL 可实现最大为60MHz 的CPU 操作频率。

D S2153Q是DALLAS公司生产的E1收发器,能完成E1 PCM30/ISDN-PRI收发器功能,可自动产生告警信息,记录双极编码错、帧定位错、CRC4码错。线路接口符合ITU-T G.703、G.704、G.706、G.823及ETSI300011和300233标准。

DS2153Q内部结构分为两大部分:E1线路接口和E1成帧器。线路接口完成时钟提取和脉冲形成,成帧器完成帧定界、信令提取和插入、HDB3编译码、同步等功能。接收的线路信号先经过滤波、峰值检测及时钟和数据恢复,再送往成帧器,进行HDB3解码、同步、告警检测、帧定界和信令提取,缓冲后的串行数据送入网络。发送时,网络输出信号经缓冲存储后送到成帧器发送部分,在这里插入TS0、E-bit、Sa位、TS16信令、空闲码、生成CRC4(可选),组成PCM一次群帧,经HDB3编码、线路驱动后送线路发送。此外DS2153Q能提供帧失步、复帧失步、信号丢失、远端帧失步和复帧失步、滑码等告警指示,还能实现远端、本地、成帧器回环。

由于LPC2124自身没有数据地址总线,所以采用IO口模拟读写控制总线的方式对DS2153Q进行配置,模拟总线接口连接如图3所示。P0口的P0.16~P0.23管脚模拟地址数据总线,P0.10~P0.13管脚模拟控制信号。

图3 DS2153Q与ARM处理器连接示意图(略)

为了保证良好的传输距离,平衡混合电路的设计及线路变压器的选取都极为关键。混合电路的PCB布线采用类似差分线的布线规则,电阻的允许误差控制在±1%以内,电容控制在±5%以内。变压器采用Midcom公司生产的EP13型变压器Midcom50722,该变压器适中的Lp值使其具有良好的滤波特性,且工作频率范围较宽,信号通过后能保持较高的信噪比。

软件设计

系统的软件设计包括对DS2153Q、M28945的初始化和配置及系统状态监测两部分。系统软件流程如图4所示。

图4 系统软件流程图(略)

系统上电后,等待电源电压稳定后,通过模拟总线初始化并配置DS2153Q,使其工作于透明传输状态,此时须注意在模拟总线进行数据通信时,LPC2124关闭所有中断,初始化C代码如下:

void DS2153Q_Init(void)
{

uint8 num;
DS2153Q_WriteReg(CCR2,0x04); //LOTCMC比特置位
DelayMS(10); //等待10ms DS2153Q_WriteReg(CCR1,0x44); //HDB3码使能
DS2153Q_WriteReg(CCR3,0x02) //Transmit Clock设为2.048 MHz
DS2153Q_WriteReg(RCR2,0x04); //设置SYSCLK为2.048 MHz
DS2153Q_WriteReg(TCR1,0x40); //FAS bits/Sa bits/Remote 告警源于TSER
DS2153Q_WriteReg(TCR2,0x00); //设置RLOS/LOTC为RLOS指示 DS2153Q_WriteReg(CCR3,0x0a);
//置位LIRST比特,重启线路接口
DelayMS(40);
//等待sysclk稳定
DS2153Q_WriteReg(CCR3,0x02); //清零LIRST,置位ESR比特
num = DS2153Q_ReadR (CCR2); //读CCR2寄存器
DS2153Q_WriteReg(CCR2,num|Normal); //禁止环回,让芯片工作于正常状态

}

M28945芯片组的初始化工作是由已经写在其内部ROM的启动码来完成的。当系统上电时,启动码启动,完成芯片的初始化,同时准备接收CPU发送的底层操作码;数据发送接收要严格按照API消息格式进行,否则视为无效数据流,API消息格式如表1、2所示。
成功下载操作码后,依旧使用API消息进行配置,M28945的内部寄存器配置决定系统的接口方式、传输速率、时钟模式等。具体配置过程如表3。

表1: 输入型API消息格式(略)


表2 :输出型API消息格式(略)

表3: M28945配置参数表(略)

系统配置完成后,CPU定时轮询M28945及DS2153Q的内部状态寄存器及监测外部配置开关的状态,并使用指示灯指示当前工作状态及告警。图5为本设备在3.5Km双绞线上传输时线路信号的频谱分析示意图,频谱特性完全符合ITU-T G991.2标准。


图5 G.SHDSL传输设备线路信号频谱(略)


结束语

本文设计的E1信号G.SHDSL传输设备,可在一对双绞线上实现对称的、全双工2.048Mbit/s的速率传输信号,传输距离可达3.5Km。它既能满足中小型企业的需求,尤其适合上行带宽要求高的应用,比如视频会议,又可以面向SDH、PDH传送网直接提供E1速率专线用户的透明传输通道;可广泛应用于金融、电信、教育、证券、事业、企业等单位接入网的构建。

《世界电子元器件》2007.2
         
版权所有《世界电子元器件》杂志社
地址:北京市海淀区上地东路35号颐泉汇 邮编:100085
电话:010-62985649
E-mail:dongmei@eccn.com