FPGA逻辑密度

高密度FPGA等效4输入查找表（LUT）密度现在每两年翻一倍，同时越来越多的功能引入到了FPGA中，如存储器、CPU、DSP等，但功能的复杂也增加了产品的面市时间。

要使得FPGA达到更高的密度、实现更复杂的功能，同时又便于开发以缩短上市时间，基本逻辑架构是关键。在过去十年中，大概95%的FPGA都是基于4输入的LUT架构，这样基本的逻辑架构就直接影响到了产品的成本、性能和最大密度，要改变这些，就必须从基本逻辑架构入手。

Altera Stratix II 产品引入崭新的自适应逻辑模块（ALM），它是使得Stratix II 有更高性能和容量的关键，因为它有更好的组合和逻辑封装，有更少的逻辑和布线级数以及更强的DSP支持。

如何正确衡量逻辑密度

基准测试概述

a、相对科学的基准测试结果可帮助您作出决定；

b、基准测试要产生有意义的结果，必须符合以下条件：
首先必须采用大量的真实设计，其次测试方法对所有的被测对象是公平的，并能反映出用户的过往经验，最后需要报告所有结果；

c、基准测试结果可让用户预计其设计结果。

密度基准测试

这里的密度是指每个芯片中的逻辑数量；目的是对比Stratix II 与Virtex-4器件的密度，步骤是定义一个共同的逻辑单位，即：确定1个Stratix II ALM等于多少个Virtex-4 Slices；下面就对Stratix II 与Virtex-4一系列器件进行比较。

基准测试流程

首先把HDL原码放入Synplify Pro 8.0，针对不同的器件生出来的表格放入不同的工具里，各自的工具是：Stratix II Synplify Pro 8.0用的是Quartus II软件5.0；Virtex-4 Synplify Pro 8.0用的是ISE 7.1i SP1。两个软件都进行面积的最优化，然后进行资源的对比。

具体的基准测试方法

采用74个真实的客户设计（每个设计中约95%的逻辑是纯HDL代码，另外5%是每个供应商各自特别优化的）。
设计中采用一些特别的设置，使得面积可以优化，另外选择尽可能最小的器件，同时保持高速的标准。

基准测试结果

根据逻辑密度对比：Stratix II 占有优势，ALM能够比Slice适配多出30%的逻辑。

根据工具的编译时间对比：编译时间上Stratix II 也占有优势，在优化面积时，Quartus II软件可节省63%的编译时间。
根据存储器使用率的对比：Quartus II在优化面积时可节省54%的内存。

结论

基于以上结果，得出如下结论：

Stratix II ALM = 1.3 Virtex-4 Slices；

1 Virtex-4 Slices = 2等效4-LUTs = 24-LUT加上两个附加复用器。

如对测试有任何异疑，请登录http://www.opencores.org网站下载相应设计验证。

FPGA体系结构对比

在FPGA中实现设计时首先要把源代码经过逻辑分析产生逻辑门，再把逻辑门打包成为查找表。

4输入查找表是个折衷的选择，可以很好地平衡芯片成本和逻辑延时；而ALM在增加LUT逻辑结构的输入数量时，成本增加的很少。

另外，软件对Stratix II FPGA的支持也很好，Quartus II和第三方综合工具都会有效地将逻辑分拆成LUT的组合，再根据Stratix II的实际情况进行打包，变成不同输入LUT，然后进行布局、布线，最后产生FPGA。

下面的图片是Stratix II 与Virtex-4一些设计的对比还有它们各自支持的函数(图1-5)。

图1 Stratix II ALM与Virtex-4 Slices的对比(略)

图2 Stratix II 与Virtex-4宽输入LUT实例对比(略)

图3 Stratix II 与Virtex-4 灵活使用LUT实例对比(略)

图4 Stratix II ALM支持的函数(略)

图5 Virtex-4 Slice支持的函数(略)


综合资料

由于Stratix II的高密度，它现在成为了ASIC原型验证的首选。78%的ASIC现在可以放进1个Stratix II FPGA中，并且由于速度的提高，可以以系统的速度对ASIC进行原型验证，对于ASIC工具的支持是基于所有主流供应商提供的软件。

从硬件上来看，HardCopy II是结构化ASIC，由于FPGA得到固化，单位成本和功耗大幅降低，而高性能仍能保证，这样就让用户能有ASIC的效益，而没有ASIC的烦恼。

从软件上来看，可以说Quartus II是针对大系统的顶级设计软件。
进一步了解Quartus II，请参看Alter的网络研讨会“提高您高密度FPGA设计的效能”；若想从Xilinx转换到Altera，可登陆http://www.altera.com/switch或参阅Altera的应用文档AN307。

中电网在线座谈网址：http://www.chinaecnet.com/050802/jchf.asp。

问答选编

问：贵公司现在能向用户提供免费的IP核支持吗？ 用户非常关心。

答： Altera所有的IP核都提供免费的OpenCore Plus 支持，用户可以免费进行仿真，下载到单板上验 证。只有在产品阶段才需要许可。

问：Stratix GX的transceiver 3.1875Gbps的1.5V PCML 接口，我想知道transceiver支持3.3V LVDS\PECL 接口类型的时候，速率最大能达到多少？

答：对于3.3V LVDS\PECL接口而言，最大速率同样是 3.1875Gbps，只是Stratix GX的transceiver接口为 1.5V PCML，当与LVDS\PECL接口相连时，需要加 入交流耦合转换的电阻电容匹配网络。

问：研发初期怎样才能得到贵公司良好的技术支持？ 是不是非要需求量很大才能得到好的支持？另 外贵公司是否有开发验证板在大陆地区销售？ 我以前使用的是贵公司的CPLD系列，现在想用 FPGA做，从性价比方面考虑，最好从哪种系列产 品着手？

答：无论研发前期还是后期都可以得到我们良好的 技术支持，你可以联系Altera当地代理商。已经 有开发板在销售。原来使用CPLD，现在可以考 虑使用我们基于查找表结构的新的CPLD MAX II， 性 价比很高，如果有RAM需求可以考虑使用Cyclone II 系列。

问：我开发了一个Nios软核，编译成功后下载到UP3 开发板上（cyclone240c8），但选择sof文件，采用 JTAG下载不了，于是把byteblaster2从JTAG口 插到as口，选择pof文件，改用as模式，下载成 功，我想问为什么？是不是采用JTAG模式下 载还要把 up3开发板上的某个引脚设置一下， 比如接高电平或低电平，或还要跳线什么的？ 答：两个接口都可下载，没有任何跳线。请确认连接 是否可靠，programmer里面的设置是否正确。

问：PLL的输入可否不来自于引脚，而是来自内部逻 辑？

答：PLL的输入不能来自内部逻辑 。

问：Nios-II软核在性能和速度上与诸如PowerPC硬 核存在和很大的差异，您认为如何利用高性能高 密度Stratix-II 的性能特点加以设计来弥补这种差 异，或者说在速度上可以满足要求？

答：NiosII 支持用户指令，您可以采用FPGA的丰富 作为用户指令，与CPU协同处理，可以大大提高 系统处理能力和灵活性。我们的AVALON总线架 构也是非常灵活的，可以支持多Master，您也可 以采用多处理器并行处理以提高性能。

问：（1）8051 MCU 如何访问FPGA？（2）FPGA 如何访 问SRAM/DRAM？

答：（1）两种方法，一是将MCU的总线连接FPGA，以 Memory方式访问FPGA内的寄存器。二是将MCU 的PIO连接FPGA，直接以IO方式访问。（2）在我 们的SOPC Builder中提供了SRAM/SDRAM/DDR/ Flash等Memory接口模块，用户可以直接用来构 建自己的SOPC系统。

问：请问JTAG 下载模式是不是只能用到调试阶段？ 产品不能用吗？

答：这个具体要看你的应用方式，比如产品设计采用 CPU下载方式，也可以通过JTAG方式下载，只是 用CPU来模仿JTAG的时序来完成下载。

问：3V以下的FPGA，如何访问5V的RAM或其他5V 器件？

答：FPGA输出线上拉电阻，输入线（数据）串100 电阻 。

问：未用引脚应如何处理？

答：一般来讲，未使用的单纯普通I/O引脚，不需作 特殊处理，简单悬空即可；对于Dual function I/O， 请参考器件手册中的连接要求接VCC或GND。

问：CPLD可以实现其模拟量的控制吗?比如用它做 一个A/D转换的功能？

答：做不了，CPLD只能实现数字控制，A/D转换需专 门的模拟器件。

问：Stratix II 器件在3.3V供电下，口线的驱动电流最 大是多少?

答：对于Stratix II而言，3.3-V LVTTL的最大驱动电流 是24mA 。

问：StratixII系列中最小的容量为多少个逻辑单元？ 价格如何？速度最快可达多少？

答：EP2S15，逻辑单元为15600个。具体价格请联系 当地代理商。速度的最快等级为C3，最高速度在 400M左右，但LVDS管脚支持1000M的速率。

问：学习Nios需要对FPGA十分了解吗？初学者适 合学Nios吗？

答：学习Nios II对FPGA有基本了解即可，初学者学 习Nios II也没有问题，但要有基本的FPGA基 本知识。如需要技术支持可随时联系Altera当 地代理商。

问：一块采用FPGA的PCI开发板负责采集数据并用 DMA方式传送到主机，请问DMA控制器是放在 主机的主板上还是在FPGA的PCI开发板上？

答：需要把DMA控制器放在FPGA的PCI开发板上 。

问：关于乘积项结构和查找表结构我只是知道，却没 有什么深层次了解，比如说两者对具体设计有 什么影响？各自的优缺点是什么？请专家介绍 一下 。

答：乘积项结构的优点是结构简单，时延固定；而查 找表结构的优点是运算功能强大，应用更为灵 活。通常，乘积项结构应用于低端的CPLD，而查 找表结构广泛运用于高端的FPGA。Altera最新 推出的MAX II CPLD采用了与FPGA类似的查找 表结构，在传统CPLD领域提供了更高性能，更优 逻辑设计。

问：FPGA在保密方面处理的如何？

答：Altera的最新StratixII器件提供AES加密功能。 用户可以往FPGA内写入密码，同时用该密码加 密配置文件，将加密后的配置文件烧入配置器件 中，配置数据经FPGA解密后对其进行配置。请 访问Altera网站参阅StratixII Device Handbook。

问：目前有没有计算FPGA芯片功耗方面的评估软件？

答：有。实际上，我们针对每一款FPGA都提供了功 耗估算工具，用户只需从我们的网站上下载相对 应的Excel表格，填入必需的例如逻辑资源使用、 嵌入式内存使用、嵌入式乘法器使用以及I/O资 源使用情况等信息，就可得到估算出的功耗大 小。在我们的Quartus II v5.0中已经包含了相应 的功耗估算软件，用户可以直接调用，不再需要 单独下载。

问：哪类FPGA可用于AGP显示控制？能否在同一 块FPGA上实现DSP和MCU的功能？

答：Stratix系列可以使用。Stratix和StratixII器件都 提供DSP模块和Nios软CPU核，可以集成在一 起使用。

问：我想利用Stratix 的板子跟GPS通信，有什么特别 的要求吗？

答：对于FPGA的设计你只需要相应的系统接口能 对应上，逻辑上可以满足就可以实现你的要 求。

问：无线通讯产品使用FPGA设计，是否更可靠呢？

答：无论是无线通信产品还是别的应用领域，使用 FPGA设计，都可以做到很可靠。如果有要求， 可以加密。