首页 | 期刊简介 | 编辑部 | 广告部 | 发行部 | 在线投稿 | 联系我们 | 产品信息索取
2024年3月29日星期五
2011年第01期
 
2010年第12期
 
2010年第11期
2010年第11期
 
2010年第10期
2010年第10期
 
2010年第09期
2010年第09期
 
2010年第09期
2010年第08期
 
2010年第07期
2010年第07期
 
2010年第06期
2010年第06期
 
2010年第05期
2010年第05期
 
2010年第04期
2010年第04期
 
2010年第03期
2010年第03期
 
2010年第02期
2010年第02期
 
2010年第01期
2010年第01期
 
2009年第12期
2009年第12期
 
2009年第11期
2009年第11期
 
2009年第10期
2009年第10期
 
2009年第9期
2009年第9期
 
2009年第8期
2009年第8期
 
2009年第7期
2009年第7期
 
2009年第6期
2009年第6期
 
2009年第5期
2009年第5期
 
2009年第4期
2009年第4期
 
2009年第3期
2009年第3期
 
2009年第2期
2009年第2期
 
2009年第1期
2009年第1期
 
2008年第12期
2008年第12期
 
2008年第11期
2008年第11期
 
2008年第10期
2008年第10期
 
2008年第9期
2008年第9期
 
2008年第8期
2008年第8期
 
2008年第7期
2008年第7期
 
2008年第6期
2008年第6期
 
2008年第5期
2008年第5期
 
2008年第4期
2008年第4期
 
2008年第3期
2008年第3期
 
2008年第2期
2008年第2期
 
2008年第1期
2008年第1期
CSP组装底部填充工艺
Underfill Technology for CSP Assembly
■国营第七四九厂质量处 李双龙

CSP即芯片规模封装,是在BGA的基础上进一步缩小了封装尺寸。CSP可提供裸芯片与倒装芯片的性能与小型的优势,可设计成比芯片模面积或周长大1.2~1.5倍的封装。并为回流焊装配工艺提供与线路印刷板焊盘冶金兼容的锡球和引脚。

CSP比QFP和BGA提供了更短的互连,改善了电气性能和热性能,提高了可靠性,从1997年已开始进入实用化的初级阶段,并将逐渐成为高I/O端子数IC封装的主流。在日本主要用于超高密度和超小型化的消费类电子产品领域,包括存储卡、PC卡、手持电子设备、移动电话和单片机等产品;在美国主要用于高档电子产品领域的MCM中,作为直接芯片组装的KGD的替代品,以及存储器件,特别是I/O端子数在2000以上的高性能电子产品中。


工艺及材料


CSP组装底部填充工艺利用在凸点芯片下填充环氧树脂,经光固化形成的收缩应力将凸点与基板焊区机械互连(并非焊接)。CSP组装底部填充工艺可减少硅芯片与其贴附的下面基板之间的总体温度膨胀特性不匹配所造成的冲击。对传统的芯片封装,这些应力通常被引线的自然柔性所吸收。对于直接附着方法,如锡球阵列,焊锡点本身即结构内的最薄弱点,因此最容易发生应力失效。底部填充的第二个作用是防止潮湿和其它形式的污染。表1是对CSP组装中芯片下填充材料的要求。这种材料不但要求性能好,成本低,而且还要便于返修。

摸索一个成功的CSP组装底部填充工艺是艰难的,因为许多参数可以影响结果。虽然污染是底部填充缺陷的最常见原因,但如下因素(无特定的次序)也是重要的:

1、阻焊层的表面张力
2、阻焊层的构形(旁路孔、引脚)
3、芯片钝化的表面能量
4、I/O构造(面积排列或周围排列)与间距
5、芯片模块/基板间隙尺寸
6、滴注的精度
7、基板温度
8、底部填充材料的表面张力
9、底部填充材料的粘性
10、底部填充材料的固化工艺
11、底部填充材料的颗粒直径


关键问题及对策


在CSP组装底部填充工艺中,必须有效控制工艺过程,取得连续可靠的结果,同时维持所要求的生产量水平,其关键问题包括:

1、得到完整的和无空洞的芯片底部填充;
2、在紧密封装的芯片周围分配填充材料 ;
3、避免污染其它元件;
4、通过射频(RF)外壳或护罩的开口进行填充操作;
5、控制助焊剂残留物。

为保证CSP组装中底部填充工艺质量,要选用适合直径的针嘴。大多数应用中,21号(内径:0.020in.,外径:0.032in.)或22号(内径:0.016in.,外径:0.028in.)的针嘴是元件底部填充的最佳选择。较小直径的针嘴对液态流动的阻力大,其结果是填充速度慢,但有时有必要通过使用小直径的针嘴来减少圆角尺寸,保证填充材料远离其它元件。在填充中,要把针嘴足够靠近芯片,并要避免触碰到芯片或污染芯片的背面。如图1所示,位置1,两个芯片共用一个填充区是一个可采用的填充方法,与芯片边缘平行的无源元件将有挡住的作用。位置2,与芯片边缘成90O角位置的元件可能会把填充物从要填充的元件吸引开,造成CSP底下的空洞。随着底部填充工艺在RF装配中使用的增加,通常在RF屏蔽盖装配好之后实施底部填充工艺。因此,产品和工艺设计者必须合作,为底部填充在屏蔽盖上留下足够的开口。设计者还必须避免把芯片放得太靠近RF屏蔽盖,因为毛细管作用或高速填充可能会让填充材料流到RF屏蔽盖内和CSP或倒装芯片上。经验显示,存在过多的助焊剂残留物可能对填充过程有负面的影响,这是因为填充材料附着于助焊剂残留物,而不附着于所希望的锡球、芯片和基板,造成空洞、拖尾和其它不连续性。因此,通过诸如有选择性的喷射助焊剂等技术,对助焊剂喷涂进行过程控制。


可靠性测试结果


对圆片级CSP封装(I/O数=275)底部填充/不填充组装样品,在0~100℃温度范围,升温/冷却速率为2~5℃/min,停留时间10~20分钟进行环境试验。底部未填充的圆片级CSP组装样品在40个循环时,焊点产生失效,而底部填充的圆片级CSP组装样品在2000个循环后,仍未发现焊点失效。CSP装配的可靠性决定于包装类型和对圆片级最低值、陶瓷的中等值和CTE吸收类型的最高值,底部填充对圆片级封装组装是有必要的,它也可用来提高大多数其它封装组装的可靠性。


面临的挑战


CSP组装底部填充工艺的成功掺和许多因素。如组装过程中CSP焊球有无物理封装损坏、丢失或变形、潮气影响,组装用PWB有无变形、阻焊层质量、微通孔质量好坏,填充材料性能,填充材料固化残余应力及滴注系统对填充材料体积的准确控制,滴注系统的R&R等。因此要求产品设计者、制造工艺工程师、填充材料配置工艺师和滴注系统供应商等的共同合作和努力,才得取得性能良好,工艺过程受控的CSP组装底部填充工艺。


CSP组装展望


CSP之所以受到极大关注,是由于它提供了比BGA更高的组装密度,而比采用倒装片的板极组装密度低。但是它的组装工艺却不像倒装片那么复杂,没有倒装片的裸芯片处理问题,基本上与SMT的组装工艺相一致,并且可以像SMT那样进行预测和返工。正是由于这些无法比拟的优点,才使CSP得以迅速发展并进入实用化阶段。目前日本有多家公司生产CSP,而且正越来越多地应用于移动电话、数码录像机、笔记本电脑等产品上。据研究,到2003年底,CSP将占IC市场的6~8%。

         
版权所有《世界电子元器件》杂志社
地址:北京市海淀区上地东路35号颐泉汇 邮编:100085
电话:010-62985649
E-mail:dongmei@eccn.com