概述

DM642是TI公司最新推出的一款针对多媒体处理领域应用的DSP，它是在C64x的基础上，增加了很多外围设备和接口。该DSP为548脚BGA封装，高度集成化。结构图如下：

TMS320DM642结构图(略)

主要外围设备包括：

三个可配置的视频接口，可以和视频输入，输出或传输流输入无缝连接。
VCXO 内插控制端口(VIC)

10/100Mbps以太网口(EMAC)

数据管理输入输出模块(MDIO)

多通道音频串行端口(McASP)

I2C总线模块

两个多通道有缓存的串口(McBSPs)

三个32-bit通用定时器

用户可配置的16-bit或32-bit的主端口接口(HPI16/HPI32)

6Mhz32-bit的PCI接口

通用I/O端口(GPIO)

64-bit的外部存储单元接口，支持和同步或异步存储单元的连接

DM642的 CPU单元

DM642基于C64x的CPU，这是C6000系列DSP的一个部分。为了满足视频和图象处理的需要，该系列DSP采用VelociTI体系结构。该DSP还采用高级超长指令字结构，使得在一个指令周期能够并行处理多条指令。
DM642 CPU的组成部分：

两个通用寄存器组(A和B，各32个32-bit通用寄存器)

8个功能单元(L1，L2，S1，S2，M1，M2，D1，D2)

两个从内存读数据的数据通道(LD1和LD2)

两个写内存的数据通道(ST1和ST2)

两个数据地址通道(DA1和DA2)

两个寄存器组数据交叉通道(1X和2X)

DM642 Cache 结构

在DM642中，CPU和一级程序高速缓存及一级数据高速缓存直连，两块Cache分别为16Kb，工作在CPU全速访问状态。二级缓存有256Kb；二级缓存的分段和大小分配也有很多变化。一种配置是二级缓存全部用来作为外部内存的映射。其它的配置方式为既有直接映射，又有4路集合相关法的方式。被映射的内存被用作存储流媒体数据或者中断服务程序等，结构如下图所示。

DM642cache结构(略)


DM642 增强DMA控制器(EDMA)

DM642的EMDA能提供超过2Gb/s的外部带宽。EDMA支持64路独立触发的事件传输。总共有85个参数用来对“linking”或“chaining”进行配置。“Linking”是在一个事件被触发时，允许一个序列进行传输。“Chaining”是当一个通道的数据传输完毕时，触发另一个通道的数据传输。Linking和chaining使得仅仅被CPU初始配置之后，DMA能够连续的自动运行。

DM642的视频端口

视频接口外设能够运行在视频捕获，视频输出或者TSI捕获等方式下。它能提供以下功能。

视频捕获模式：

捕获速率到达80MHz

两路8/10-bit数字视频输入，数字视频为YUV422格式，有8bit或者10bit精度

一路Y/C16/20-bit数字视频输入，为YUV422格式，支持SMPTE260M，SMPTE274M，SMPTE296M，ITU－BT1120等标准

YUV422到YUV420水平转换，以及8-bitYUV422模式下的亚采样

能够同时两路10-bit或一路20-bit原始视频通过A/D转换器直连

视频显示模式：

显示速率能达到110MHz

一路连续视频输出，数字视频输出为YUV422格式，8/10-bit精度

一路连续Y/C16/20-bit数字视频输出，YUV422格式

YUV420到YUV422格式转换，在8-bitYUV422模式下，输出2倍插值

能产生行同步，场同步信号和消隐信号

传输流接口(TSI)捕获模式：

传输流接口能以8-bit并行，最大30Mb/s的速率接受数据

传输流接口捕获模式捕获MPEG-2传输数据。传输流中将音频，视频，数据程序流全部复合成一个传输流。MPEG-4传输流使用定长的数据包，在分配信道容量给音频，视频及数据服务方面有较高的灵活性。

支持同步检测

数据捕获在时钟上升沿来临的时候

并行数据接收

使用硬件计数器机制为到来包数据打时间戳

纠错机制

以太网口

以太网口在DSP核及网络之间提供高效的接口。10Mb/s或100Mb/s模式自适应，能工作在半双工或全双工模式下，具有硬件流控制及服务质量保证(QOS)支持。

多路音频串口(McASP)

DM642的多路音频串口功能是为了多路音频应用，而对通用音频串口进行了优化。McASP使用IIS协议，也支持DIT协议。McASP包括发射与接收两部分，它们可以使用不同时钟，不同传输模式，工作完全独立。发射和接受能够工作在同步状态，此外，McASP的管脚能被配置成通用I/O管脚。

McASP使用相当灵活，能够和音频模数转换(ADC)，数模转换(DAC),编码器，数字音频接口接收器(DIR)等无缝直连。例如DIR接收，一个DIR接收器集成电路需要使用IIS输出格式，并且和McASP接受部分相连。

McASP的特点包括：

两个独立的时钟(发射和接收)

8个串行数据针，独立可分配
每个时钟包括：

可编程的时钟生成器

可编程的帧同步生成器

支持时隙大小包括8，12，16，20，24，28，32bits
集成数字音频接口发射器(DIT)支持：

SPDIF，IEC60958-1，AES-3格式

最大8个发射管脚

增强的通路状态/用户数据内存

检错纠错机制

DM642的其它外设

扩展内存接口EMIF

DM642的EMIF是64-bit，和同步内存高速直连，最大总线速度为133MHz。EMIF有四个片使能，能够支持64-bit，32-bit，16-bit，8-bit的外部器件。EMIF有三个内存控制器：SDRAM控制器支持16Mb-256MbSDRAM器件。可编程同步控制器提供和各种同步存储设备的直连。可编程异步控制器提供同异步存储设备的直连。

主端口接口HPI

32-bit的HPI提供和多种工业标准的主处理器或PCI桥芯片相连。HPI能够运行在32-bit或16-bit模式下。此外HPI能作为从端口，使得主设备通过它访问DSP。通过HPI，主控制器能够访问DSP的整个内存空间。

PCI

32-bit的HPI被复合成PCI端口。总线频率66MHz。

多路缓存串口McBSP

McBSPs能够和多种标准的端口相连，McBSPs是一种同步串口。

通用I/O端口GPIO

GPIO提供通用I/O端口支持，当配置成输出，用户能控制驱动状态为输出，当配置成输入，用户能检测到状态为输入。总共有16个GPIO管脚，其中有一些被其他器件复用。此外，GPIO外设能够在不同中断/事件生成模式下产生CPU中断及EDMA的事件。

结论

由上述介绍可以看到，DM642是一个强大的多媒体处理器，是构成多媒体通信系统的良好的平台。它的丰富的外围接口使得它近乎是一个多媒体嵌入式系统的单芯片硬件平台；它的完全可编程性，又可以使得它能够兼容正在发展的各种多媒体信号处理标准，构成通用的软件平台。这些特性必将使得它得到广泛的应用。