|
|
|
SFP光模块和4通道SerDes千兆以太网解决方案
|
|
GigaBit Ethernet Physical Layer Solution Utilizing
SFP Optical Transceivers and Quad-Channel SerDes
|
千兆以太网（GBE）是一种高速的，应用于局域网（LAN）的网络层和物理层规范。它由IEEE 802.3 2000版本规范所定义。
物理层方案一般由一个媒体访问控制（MAC）芯片，一个串并/并串转换芯片（SerDes）和一个光模块组成，如图1所示。安捷伦科技目前为千兆以太网应用提供的是HDMP-1687，一个四通道SerDes，和最新的光模块HFBR-5701L/5710L。
HFBR-5701L/5710L和HDMP-1687介绍
1.HFBR-5701L/5710L
HFBR-5701L同时遵从千兆以太网标准（IEEE 802.3）和光纤通道标准(100-M5-SN-I和100-M6-SN-I)，而HFBR-5710L只遵从千兆以太网标准（IEEE
802.3）。这两个光模块都遵从小封装可插拔（SFP）多源协议（MSA）。SFP光模块可以在主系统不断电的情况下向主机中插入或者拔出，这也就是可控热插拔。而且LC光纤连接器进一步减小了SFP的尺寸。
发射器部分
发射器部分包括一个位于光子系统(OSA)中850纳米垂直腔表面发射激光器（VCSEL），它通过标准LC端口与光缆连接。VCSEL OSA由一片硅芯片驱动，芯片将差分逻辑信号转换为模拟的激光二极管驱动电流。这部分发送驱动电路调节平均光功率，经过调节的光输出将维持一个接近常量的光功率和一种经8B/10B编码的数据格式。
接收器部分
接收器部分包括一个PIN光敏二极管，它与一个互阻前置放大器芯片连接在一起，位于光子系统(OSA)中。OSA与一个提供后置放大和量化的芯片连接在一起。这部分电路还包括一个丢失信号检测电路，当失去可用的输入光信号，或者光纤未连接或断掉时，会输出集电极开路逻辑高电平。
串行识别（EEPROM）
HFBR-5701L和HFBR-5710L遵从于工业标准的MSA定义的串行识别协议。这个协议使用两信号线的串行E2PROM，型号是ATMEL
AT24C01A或类似的芯片。
2.HDMP-1687 Quad-SerDes
HDMP-1687的功能框图见图2。这是一个具有多速率能力的1.25G波特率千兆以太网SerDes，将来也许还会遵从其它的物理层标准，如1.0625G光纤通道。10比特位宽的并行数据线支持LVTTL电平。
3. 1.25G波特率千兆以太网参考设计
图3所示的参考设计板示范了主要器件HFBR-5701L/5710L和HDMP-1687的互操作性，它们相关的数据和控制信号管脚，电源供应，以及在串行和并行高速信号上的采样点。
参考设计指南和PCB布局描述
1. PCB布局分层
参考设计板包括12层：1) 上表面 2) 地 3) 信号 4) 信号 5) 地 6) 信号 7) 电源 8) 信号 9) 地 10)
信号 11) 电源 12) 底面。第1层包含大部分器件的丝印和控制I/O信号，如SFP连接器，SFP外壳和SerDes。第12层包含其余的被动器件。第3层和第4层包含高速I/O信号线，第3、4、6、8、10层包含SerDes的等长并行环回信号线。第7层为SFP和SerDes提供Vcc电源，但不包括TTL
I/O单元。第8层为SFP外壳提供浮动的机架地，与SFP信号地隔离。第11层为TTL I/O单元提供VCC_VCR电源。
2.面对面配置
尽管没有在这个参考设计中尝试，SFP MSA规定了如何将两个光模块正对着安装在PCB的两面，从而提供了两倍的端口密度。由于SFP MSA外壳的PCB焊盘是非对称排列的，所以双面安装是可能的。为了解决双面安装光模块带来的机械解锁问题，安捷伦提供了一种增强的解锁机制，它可以保证在不需要使用特殊工具的情况下将光模块逐个拔出。
3. SFP外壳和连接器
外壳对HSIO影响比较小，但是它是影响EMI的关键因素之一。外壳是SFP到外部空气的主要热通道，同时它与SFP信号地电气隔离，从而隔离于可能流经机架的大的突发电流。SFP表面贴装连接器通过差分TDR测量法测量，这种测量法与HSIO信号线和SFP内部的100欧姆差分阻抗基本匹配，因此通过正确的传输线设计，当速率达到至少2.125G波特率时，良好的信号完整性是可以实现的。
高速I/O传输线详细资料
终端和阻抗匹配（如交流偶合值Zo）
HFBR-5701L/5710L模块内部有内置的交流偶合和直流偏置。内部终端的作用是将遵从MSA电压摆幅规定的差分信号终结到TD(+/-)管脚上的100欧姆内阻。将一个100欧姆差分系统与一个150欧姆差分系统（即75欧姆单端）对接的影响很小，主要由负载端增加的电压摆幅组成。注意电压峰值的比率（1.8V/1.5V）等于1.2，这约等于当负载的电压反射系数为0.2时的期望结果。如果传输线是150欧姆且负载是100欧姆时，前面这个例子的比率将是0.8。典型情况下，LVPECL差分电压摆幅需等于或小于1600mV，这是为安捷伦SFP光模块优化的。当TD(+/-)输入电压摆幅确实大于200mV时，需要电压衰减。在传输线的源端使用一组阻值在10到15欧姆之间的电阻器，在电阻器序列和负载电阻间分摊电压，以实现对于负载适当的电压摆幅衰减，达到可接受的水平（如小于1600mV）。通常，SFP模块不需要外部终端，偶合电容和直流偏置。而HDMP-1687在它的HSIO输入端SI(+/-)需要2*Zo的外部终端，除此之外，HDMP-1687不需要外部终端，偶合电容和直流偏置。所以，在适当地选择阻抗电平和布线路径后，位于RD(+/-)和SI
(+/-)之间以及位于TD(+/-)和SO (+/-)之间的高速传输信号线可以直接连接。
关于抖动（Rj， Dj和Tj）的说明
自从出现在数字系统中后，抖动就是一个可能导致数据错误和后续降低比特误码率（BER）的普遍根源。抖动可能由光模块、SerDes和其它系统时钟源产生。在这种情况下，抖动的产生明确了，然而，抖动的容忍和传递也应该被考虑到。抖动的定义是数字比特的逻辑始端（如50%幅度跳变沿）在时间上对其理想位置的偏离。抖动的基本度量是单位间隔（UI），UI代表抖动偏离数据位的时间片与数据比特完整时长之比。因此，当数据位偏离量为80ps，GBE的数据比特完整时长为800ps，抖动值就是0.1
UI。通常由测量量化和物理层标准（如GBE）定义的抖动类型包括，但不限于，随机抖动（Rj）、固有抖动（Dj）和总抖动（Tj）。
多速率（1.25/1.0625）兼容性
参考设计同时支持1.25G波特率和1.0625G波特率的操作。双速率操作依靠HFBR-5701L对于GBE和FC的宽广的实时接收带宽来实现。HDMP-1687也将在未来具有多速率支持能力。在接收器的PIN光敏二极管后面有一个电滤波器，它的作用是过滤超出通带信号之外的高频噪声。对于1.25G波特率操作，理想的3dB频率是937MHz，而对于1.0625G波特率操作，理想的3dB频率是800MHz。GBE和FC-PI都设定1500MHz作为这个参数的上限。
电磁干扰（EMI）散射
任何在美国或欧洲销售的系统都必须服从FCC或CISPR关于电磁干扰（EMI）的强制要求，以避免成为无意的放射源。由于SFP模块突出在机架之外，它们很可能产生EMI，或者泄漏系统内部的EMI。尤其是对于可插拔模块，SFP与EMI外壳间的接口随着系统不同而不同，这就更是个问题。
参考设计板测试结果
使用评估板和参考设计板做的测试是为了验证典型的IEEE 802.3兼容性，测试点有TP1、TP2和TP4。通过测试眼图模板余量、消光比、眼高、眼宽、上升时间、下降时间、比特误码率（BER），以及其它参数，评估了物理层眼图性能，结果总结在表格5中。另外，通过测试随机抖动（Rj）、固有抖动（Dj）、总抖动（Tj），以及眼开与BER之比，评估了物理层抖动性能。
1.25G波特率光电测试结果
表5. 测试结果总结（配置A，用1米的50/125微米光纤）。
|
|
